PCT WELTORGANISATION FÜR GEISTIGES EIGENTUM Internationales Büro INTERNATIONALE ANMELDUNG VERÖFFENTLICHT NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT)

(51) Internationale Patentklassifikation 7:

A1

(11) Internationale Veröffentlichungsnummer:

(43) Internationales

Veröffentlichungsdatum:

30. März 2000 (30.03.00)

WO 00/17928

(21) Internationales Aktenzeichen:

H01L 23/522

PCT/DE99/02927

(22) Internationales Anmeldedatum:

14. September 1999

(14.09.99)

(81) Bestimmungsstaaten: JP, KR, US, europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

(30) Prioritätsdaten:

198 43 624.6

23. September 1998 (23.09.98)

(71) Anmelder (für alle Bestimmungsstaaten ausser US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, D-80333 München (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): ENGELHARDT, Manfred [DE/DE]; Edelweissstrasse 1A, D-83620 Feldkirchen-Westerham (DE).


(74) Gemeinsamer Vertreter: **SIEMENS AKTIENGE-**SELLSCHAFT; Postfach 22 16 34, D-80506 München

Veröffentlicht

Mit internationalem Recherchenbericht.

Vor Ablauf der für Änderungen der Ansprüche zugelassenen Frist; Veröffentlichung wird wiederholt falls Änderungen

- (54) Title: INTEGRATED CIRCUIT AND METHOD FOR PRODUCING THE SAME
- (54) Bezeichnung: INTEGRIERTE SCHALTUNGSANORDNUNG UND VERFAHREN ZU DEREN HERSTELLUNG



(57) Abstract

The invention relates to an integrated circuit wherein a first barrier layer (7) and a second insulating layer (8) are located above a first conductive structure (6), which is embedded in a first insulating layer (4). A contact hole (10) is provided in said first barrier layer and second insulating layer, said contact hole extending as far as the first conductive structure (6). The side walls of the contact hole (10) are provided with spacers above the first barrier layer (7). These spacers act as diffusion barriers and extend as far as the surface of the first barrier layer (7). A second conductive structure (13) is located in the contact hole (10) and is conductively connected to the first conductive structure (6). The spacers prevent material from the first conductive structure (6) from being deposited on the surface of the second insulating layer (8) while the contact hole is being made.

(57) Zusammenfassung

In einer integrierten Schaltungsanordnung sind oberhalb einer ersten leitenden Struktur (6), die in eine erste isolierende Schicht (4) eingebettet ist, eine erste Barriereschicht (7) und eine zweite isolierende Schicht (8) angeordnet, in denen ein Kontaktloch (10) vorgesehen ist, das auf die erste leitende Struktur (6) reicht. Die Seitenwände des Kontaktlochs (10) sind oberhalb der ersten Barriereschicht (7) mit Spacern versehen, die als Diffusionsbarriere wirken und die bis auf die Oberfläche der ersten Barrierschicht (7) reichen. In dem Kontaktloch (10) ist eine zweite leitende Struktur (13) angeordnet, die mit der ersten leitenden Struktur (6) leitend verbunden ist. Die Spacer verhindern bei der Herstellung des Kontaktlochs eine Ablagerung von Material der ersten leitenden Struktur (6) auf der Oberfläche der zweiten isolierenden Schicht (8).

LEDIGLICH ZUR INFORMATION

Codes zur Identifizierung von PCT-Vertragsstaaten auf den Kopfbögen der Schriften, die internationale Anmeldungen gemäss dem PCT veröffentlichen.

AL	Albanien	ES	Spanien	LS	Lesotho	SI	Slowenien
AM	Armenien	FI	Finnland	LT	Litauen	SK	Slowakei
AT	Österreich	FR	Frankreich	LU	Luxemburg	SN	Senegal
AU	Australien	GA	Gabun	LV	Lettland	SZ	Swasiland
ΑZ	Aserbaidschan	GB	Vereinigtes Königreich	MC	Monaco	TD	Tschad
BA	Bosnien-Herzegowina	GE	Georgien	MD	Republik Moldau	TG	Togo
ВВ	Barbados	GH	Ghana	MG	Madagaskar	ТJ	Tadschikistan
BE	Belgien	GN	Guinea	MK	Die ehemalige jugoslawische	TM	Turkmenistan
BF	Burkina Faso	GR	Griechenland		Republik Mazedonien	TR	Türkei
BG	Bulgarien	HU	Ungarn	ML	Mali	TT	Trinidad und Tobago
BJ	Benin	1E	Irland	MN	Mongolei	UA	Ukraine
BR	Brasilien	TL.	Israel	MR	Mauretanien	UG	Uganda
BY	Belarus	IS	Island	MW	Malawi	US	Vereinigte Staaten von
CA	Kanada	IT	Italien	MX	Mexiko		Amerika
CF	Zentralafrikanische Republik	JP	Japan	NE	Niger	UZ	Usbekistan
CG	Kongo	KE	Kenia	NL	Niederlande	VN	Vietnam
CH	Schweiz	KG	Kirgisistan	NO	Norwegen	YU	Jugoslawien
CI	Côte d'Ivoire	KP	Demokratische Volksrepublik	NZ	Neuseeland	zw	Zimbabwe
CM	Kamerun		Korea	PL	Polen		
CN	China	KR	Republik Korea	PT	Portugal		
CU	Kuba	ΚZ	Kasachstan	RO	Rumänien		
CZ	Tschechische Republik	LC	St. Lucia	RU	Russische Föderation		
DE	Deutschland	LI	Liechtenstein	SD	Sudan		
DK	Dänemark	LK	Sri Lanka	SE	Schweden		
EE	Estland .	LR	Liberia	SG	Singapur		

Beschreibung

Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung.

5

Die Erfändung betrifft eine integrierte Schaltungsanordnung, die insbesondere unter Verwendung von Kupfer als leitendem Material realisierbar ist.

10 Es werden zunehmend neue Materialien für den künftigen Einsatz in integrierten Schaltungsanordnungen untersucht. Unter anderem wird Kupfer als leitendes Material untersucht.

Bei diesen neuen Materialien tritt mitunter das Problem auf, 15 daß Halbleiterscheiben, insbesondere Siliziumscheiben, mit diesem Material kontaminiert werden.

Es ist daher vorgeschlagen worden (siehe zum Beispiel M. Woo et al, 1998 Symp. VLSI Technology Digest of Technical Papers, Seiten 12 bis 13, oder L. Su et al, 1998 Symp. VLSI Technology Digest of Technical Papers, Seiten 18 bis 19), in integrierten Schaltungen, die Kupfer als leitendes Material enthalten, zwischen derartigen leitenden Strukturen aus Kupfer und dem Halbleitersubstrat eine isolierende Diffusionsbarriere vorzusehen und im Bereich von Kontakten der leitenden Struktur zum Halbleitersubstrat eine leitende Barriere vorzusehen. Durch diese Barrieren soll eine Diffusion von dem kontaminierenden leitenden Material der leitenden Struktur zum Halbleitersubstrat vermieden werden.

30

35

Ferner ist vorgeschlagen worden, oberhalb derartiger leitender Strukturen aus Kupfer Diffusionsbarrieren vorzusehen, die eine Diffusion des Kupfers in dielektrische Schichten, die als sogenanntes Intermetalldielektrikum zwischen verschiedenen Metallisierungsebenen verwendet werden, verhindern.

2

Zur Herstellung einer integrierten Schaltung mit zwei Ebenen leitender Strukturen aus Kupfer ist es bekannt (siehe zum Beispiel M. Woo et al, 1998 Symp. VLSI Technology Digest of Technical Papers, Seiten 12 bis 13 oder L. Su et al, 1998 Symp. VLSI Technology Digest of Technical Papers, Seiten 18 bis 19) Zunächst die untere Ebene leitender Strukturen aus Kupfer zu bilden. Diese untere Ebene ist gegen das Halbleitersubstrat durch Diffusionsbarriereschichten getrennt, wobei im Bereich von Kontakten leitende Diffusionsbarrieren verwendet werden. Auf die untere Metallisierungsebene wird ganzflä-10 chiq eine isolierende Diffusionsbarriereschicht aufgebracht und darauf eine weitere dielektrische Schicht, in der Kontaktlöcher zu den leitenden Strukturen der unteren Metallisierungsebene geöffnet werden. Anschließend wird zunächst eine elektrisch leitende Barriere aufgebracht. Danach werden 15 die Kontaktlöcher mit Kupfer gefüllt.

Es hat sich gezeigt, daß es auch in dieser Struktur zu einer Kontamination der dielektrischen Schicht durch Kupfer kommt.

20

25

30

35

Der Erfindung liegt daher das Problem zugrunde, eine integrierte Schaltungsanordnung anzugeben, die mindestens zwei leitende Strukturen aufweist und in der eine Diffusion des Materials der leitenden Strukturen in umgebendes Material vermieden wird. Ferner soll ein Verfahren zur Herstellung einer derartigen integrierten Schaltungsanordnung angegeben werden.

Das Problem wird erfindungsgemäß gelöst durch eine integrierte Schaltungsanordnung gemäß Anspruch 1 sowie ein Verfahren zu deren Herstellung gemäß Anspruch 6. Weitere Ausgestaltungen der Erfindung gehen aus den übrigen Ansprüchen hervor.

In der erfindungsgemäßen Schaltungsanordnung ist eine erste leitende Struktur vorgesehen, die in eine erste isolierende Schicht eingebettet ist. Oberhalb der ersten leitenden Struktur sind eine Diffusionsbarriereschicht und eine zweite iso-

3

lierende Schicht angeordnet, in denen ein Kontaktloch vorgesehen ist, das auf die erste leitende Struktur reicht. Die Seitenwände des Kontaktlochs sind oberhalb der Diffusionsbarriereschicht mit Spacern versehen, die als Barriere gegen eine Diffusion des Materials der ersten leitenden Struktur in die zweite isolierende Schicht wirken und die bis auf die Oberfläche der Diffusionsbarriereschicht reichen. In dem Kontaktloch ist eine zweite leitende Struktur angeordnet, die mit der ersten leitenden Struktur leitend verbunden ist.

10

Zur Herstellung einer derartigen integrierten Schaltungsanordnung wird auf ein Substrat, das mindestens die erste isolierende Schicht mit der ersten leitenden Struktur aufweist,
die Diffusionsbarriereschicht aufgebracht. Darauf wird die
zweite isolierende Schicht aufgebracht. In der zweiten isolierenden Schicht wird oberhalb der ersten leitenden Struktur
das Kontaktloch geätzt, in dem die Oberfläche der ersten leitenden Struktur mit der Diffusionsbarriereschicht bedeckt
ist. Anschließend werden an den Seitenwänden des Kontaktlochs
die Spacer gebildet, die als Barriere gegen eine Diffusion
des Materials der ersten leitfähigen Struktur in die zweite
isolierende Schicht wirken. Daraufhin wird das Kontaktloch
bis auf die Oberfläche der ersten leitenden Struktur geöffnet
und mit der zweiten leitenden Struktur versehen.

25

30

35

20

Da die Seitenwände des Kontaktlochs mit den Spacern, die eine Diffusionsbarrierewirkung haben, bedeckt werden, ehe die Oberfläche der ersten leitenden Struktur in dem Kontaktloch freigelegt wird, wird in dieser Schaltungsanordnung vermieden, daß beim Öffnen des Kontaktlochs eine Ablagerung von an der Oberfläche der ersten leitenden Struktur während des Öffnen des Kontaktloches abgetragenem Material auf den Seitenwänden der zweiten isolierenden Schicht erfolgt. Derartige Ablagerungen während des Kontaktlochätzens werden dafür verantwortlich gemacht, daß in den nach bekannten Verfahren hergestellten Schaltungsanordnungen trotz der Verwendung von Diffusionsbarrieren eine Kontamination der dielektrischen

5

fusion des Materials der ersten leitenden Struktur in benachbartes Material wirkt. Für die erste Diffusionsbarrierestruktur ist insbesondere Ta, TaN, Ti oder TiN geeignet.

5 Ferner ist es vorteilhaft, unterhalb der zweiten leitenden Struktur eine zweite Diffusionsbarrierestruktur vorzusehen, die elektrisch leitend ist und die unterhalb an die zweite leitende Struktur angrenzt und als Barriere gegen eine Diffusion des Materials der zweiten leitenden Struktur wirkt. Auch für die zweite Diffusionsbarrierestruktur sind insbesondere Ta, TaN, Ti oder TiN geeignet.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, näher erläutert.

15

20

- Figur 1 zeigt einen Schnitt durch ein Substrat mit einer ersten isolierenden Schicht, in die eine erste leitende Struktur eingebettet ist, mit einer Diffusionsbarriereschicht, die die erste leitende Struktur bedeckt, und mit einer zweiten isolierenden Schicht, in der ein Kontaktloch bis auf die Oberfläche der Diffusionsbarriereschicht geöffnet ist.
- Figur 2 zeigt den Schnitt durch das Substrat nach Abscheidung 25 einer konformen Barriereschicht.
 - Figur 3 zeigt den Schnitt durch das Halbleitersubstrat nach Bildung von Spacern mit Diffusionsbarrierewirkung an den Seitenwänden des Kontaktloches.

- Figur 4 zeigt den Schnitt durch das Halbleitersubstrat nach Freilegen der Oberfläche der ersten leitenden Struktur innerhalb des Kontaktloches.
- 35 Figur 5 zeigt den Schnitt durch das Halbleitersubstrat nach Bildung einer zweiten leitenden Struktur.

6

Ein Halbleitersubstrat weist mindestens eine Passivierungsschicht 1 und eine darauf angeordnete isolierende Diffusionsbarriereschicht 2 auf. Das Halbleitersubstrat umfaßt im wesentlichen monokristallines Silizium, die Passivierungsschicht 1 SiO₂ und die isolierende Diffusionsbarriereschicht
2 SiN. In der Passivierungsschicht 1 und der isolierenden
Diffusionsbarriereschicht 2 ist ein Anschluß 3 aus Polysilizium oder Wolfram vorgesehen, der zur Kontaktierung eines im
Halbleitersubstrat unterhalb der Passivierungsschicht 1 realisierten Bauelementes vorgesehen ist (siehe Figur 1).

10

Auf die Oberfläche der isolierenden Barriereschicht 2 wird eine erste isolierende Schicht 4 aus SiO2 oder einem organischen oder anorganischen Material mit einer geringeren Die-15 lektrizitätskonstante als SiO2, das in der Fachwelt als low k Material bezeichnet wird und für das Polyimid oder Stoffe mit der Handelsbezeichnung PBO, BCB, Flowfill oder Silk geeignet sind, in einer Schichtdicke von 0,1 µm bis 2 µm aufgebracht. In der ersten isolierenden Schicht 4 wird durch Bildung einer Öffnung, Abscheidung einer ersten leitfähigen Barriereschicht 20 aus Ta und Abscheidung einer Kupferschicht sowie nachfolgendes chemisch-mechanisches Polieren bis zum Freilegen der Oberfläche der ersten isolierenden Schicht 4 eine erste Diffusionsbarrierestruktur 5 und eine erste leitende Struktur 6 25 gebildet. Die erste Diffusionsbarrierestruktur 5 grenzt an die Seiten und den Boden der ersten leitenden Struktur 6 an. Sie verhindert eine Diffusion des Kupfers der ersten leitenden Struktur 6 in die erste isolierende Schicht 4 sowie in den darunterliegenden Anschluß 3 und über diesen in das Halb-30 leitersubstrat. Die erste leitende Struktur 6 ist in die erste isolierende Schicht 4 eingebettet.

Nachfolgend wird eine erste Diffusionsbarriereschicht 7 aus SiN in einer möglichst geringen Schichtdicke von typisch < 35 100 nm, vorzugsweise 10 bis 50 nm, aufgebracht. Auf die Diffusionsbarriereschicht 7 wird eine zweite isolierende Schicht 8 aus SiO₂ oder einem low k Material in einer Schichtdicke

7

von 0,1 μ m bis 2 μ m aufgebracht. Mit Hilfe einer Ätzmaske 9 wird in einem Plasmaätzprozeß ein Kontaktloch 10 geöffnet, das oberhalb der ersten leitenden Struktur 6 angeordnet ist und das bis auf die Oberfläche der Diffusionsbarriereschicht 7 reicht.

5

10

15

20

25

Falls die zweite isolierende Schicht 8 aus SiO₂ besteht, wird die Atzmaske 9 aus Photolack, Polyimid oder Photoimid gebildet und der Plasmaätzprozeß unter Verwendung eines CF₄, CHF₃ und/oder C₄F₈ enthaltenden Atzgases durchgeführt.

Falls die zweite isolierende Schicht 8 aus low k Material besteht, wird die Ätzmaske 9 aus SiO_2 , SiN oder SiON gebildet und der Plasmaätzprozeß mit einem O_2 enthaltenden Ätzgas unter Zugabe von N_2 , CF_4 oder ähnlichem durchgeführt.

Nach Entfernen der Ätzmaske 9 mit wird eine konforme Diffusionsbarriereschicht 11 aus Ta durch PVD (Physical Vapor deposition) oder CVD (Chemical Vapor deposition) in einer Schichtdicke von 10 bis 50 nm abgeschieden (siehe Figur 2).

Durch anisotropes Atzen mit Fluor-Chemie (CF4, CHF3, zum Beispiel CF4 + O_2) werden aus der konformen Barriereschicht 11 an den Seitenwänden des Kontaktloches 10 Spacer 11' gebildet. Die Spacer 11' bestehen aus TaN und weisen eine Diffusionsbarrierewirkung gegen Kupfer auf (siehe Figur 3). Die Spacer 11' reichen bis auf die Oberfläche der ersten Diffusionsbarriereschicht 7.

Durch anisotropes Ätzen mit Fluor-Chemie wird die Diffusionsbarriereschicht 7 strukturiert, so daß das Kontaktloch 10 bis auf die Oberfläche der ersten leitenden Struktur 6 reicht. Bei diesem Ätzschritt ist die dem Kontaktloch zugewandte Oberfläche der zweiten isolierenden Schicht 8 mit den Spacern 11' bedeckt, so daß eine Ablagerung von an der Oberfläche der ersten leitenden Struktur 6 abgetragenem Material auf die Flanken der zweiten isolierenden Schicht 8, die dem Kontakt-

8

loch 10 zugewandt sind, vermieden wird (siehe Figur 4). Alternativ können die Ätzung der Spacer 11' und die Strukturierung der Diffuionsbarrierschicht 7 in einem Ätzschritt durchgeführt werden.

5

Anschließend wird eine zweite leitende Diffusionsbarriereschicht abgeschieden, die die Oberfläche der zweiten isolierenden Schicht 8, die Spacer 11' und die freiliegende Oberfläche der ersten leitenden Struktur 6 bedeckt. Die zweite leitende Diffusionsbarriereschicht wird in einer Schichtdicke 10 von 10 nm bis 50 nm aus TaN durch eine PVD- oder CVD-Abscheidung gebildet. Durch Abscheidung einer weiteren Kupferschicht, die den verbliebenen Freiraum in dem Kontaktloch 10 auffüllt, und Strukturierung der Kupferschicht und der 15 darunter angeordneten zweiten leitenden Diffusionsbarriere~ schicht werden eine zweite Diffusionsbarriereschicht 12 und eine zweite leitende Struktur 13 gebildet, die mit der ersten leitenden Struktur 6 leitend verbunden ist (siehe Figur 5). Die zweite leitende Struktur 13 ist als Leiterbahn einer Metallisierungsebene ausgestaltet. 20

9

Patentansprüche

- 1. Integrierte Schaltungsanordnung,
- 5 bei der eine erste leitende Struktur (6) vorgesehen ist, die in einer isolierenden Schicht (4) eingebettet ist,
 - bei der oberhalb der ersten leitenden Struktur (6) eine Diffusionsbarriereschicht (7) und eine zweite isolierende Schicht (8) angeordnet sind, in denen ein Kontaktloch (10) vorgesehen ist, das auf die erste leitende Struktur (6) reicht,
- bei der die Seitenwände des Kontaktlochs (10) oberhalb der Diffusionsbarriereschicht (7) mit Spacern (11') versehen sind, die als Barriere gegen eine Diffusion des Materials der ersten leitenden Struktur in die zweite isolierende Schicht (8) wirken und die bis auf die Oberfläche der Diffusionsbarriereschicht (7) reichen,

20

10

- bei der in dem Kontaktloch (10) eine zweite leitende Struktur (13) angeordnet ist, die mit der ersten leitenden Struktur (6) leitend verbunden ist.
- 25 2. Schaltungsanordnung nach Anspruch 1, bei der die Spacer (11') elektrisch leitend sind.
- 3. Schaltungsanordnung nach Anspruch 1 oder 2,
 bei der die erste leitende Struktur (6) an eine erste Diffu30 sionsbarrierestruktur (5) angrenzt, die elektrisch leitend
 ist und die mindestens unterhalb und seitlich der ersten leitenden Struktur (6) angeordnet ist und die als Barriere gegen
 eine Diffusion des Materials der ersten leitenden Struktur
 (6) wirkt.

35

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3,

10

bei der die zweite leitende Struktur (13) an eine zweite Diffusionsbarrierestruktur (12) angrenzt, die elektrisch leitend ist und mindestens unterhalb der zweiten leitenden Struktur (13) angeordnet ist und die als Barriere gegen eine Diffusion des Materials der zweiten leitenden Struktur (13) wirkt.

- 5. Schalfungsanordnung nach einem der Ansprüche 1 bis 4,
- bei die erste leitende Struktur (6) und/oder die zweite 10 leitende Struktur (13) Kupfer, Silber, Gold, Platin oder Palladium enthält,
 - bei der die Spacer (11') und/oder die erste Diffusionsbarrierestruktur (5) und/oder die zweite Diffusionsbarrierestruktur (12) Ta, TaN, Ti oder TaN enthalten,
 - bei der die Diffusionsbarriereschicht (7) und/oder die Spacer (11') SiN oder SiON enthalten.
- 20 6. Verfahren zur Herstellung einer integrierten Schaltungsanordnung,
- bei dem auf ein Substrat (1, 2, 3), das mindestens eine erste isolierende Schicht (4) aufweist, in die eine erste leitende Struktur (6) eingebettet ist, eine Diffusionsbarrierschicht (7) aufgebracht wird,
 - bei dem auf die Diffusionsbarriereschicht (7) eine zweite isolierende Schicht (8) aufgebracht wird,

30

15

- bei dem in die zweite isolierende Schicht (8) oberhalb der ersten leitenden Struktur (6) ein Kontaktloch (10) geätzt wird, in dem die Oberfläche der ersten leitenden Struktur (6) mit der Diffusionsbarriereschicht (7) bedeckt ist,

35

- bei dem an den Seitenwänden des Kontaktlochs (10) Spacer (11') gebildet werden, die als Barriere gegen eine Diffusi-

11

on des Materials der ersten leitfähigen Struktur (6) in die zweite isolierende Schicht (8) wirken,

- bei dem das Kontaktloch (10) bis auf die Oberfläche der ersten leitenden Struktur (6) geöffnet wird,
 - bei dem in dem Kontaktloch (10) eine zweite leitende Struktur (13) gebildet wird, die mit der ersten leitenden Struktur (6) leitend verbunden ist.

10

- 7. Verfahren nach Anspruch 6, bei dem die Spacer (11') aus elektrisch leitendem Material gebildet werden.
- 15 8. Verfahren nach Anspruch 6 oder 7,
 - bei dem zur Herstellung der ersten elektrisch leitenden Struktur (6) auf das Substrat (1, 2, 3) die erste isolierende Schicht (4) aufgebracht wird,

- bei dem in der ersten isolierenden Schicht (4) eine Öffnung erzeugt wird,
- bei dem durch Abscheiden und Strukturieren einer ersten leitenden Barriereschicht eine erste Diffusionsbarrierestruktur (5) gebildet wird, die elektrisch leitend ist und die den Boden und die Seitenwände der Öffnung bedeckt,
- bei dem die erste leitende Struktur (6) durch Auffüllen der
 öffnung mit leitendem Material gebildet wird.
 - 9. Verfahren nach einem der Ansprüche 6 bis 8,
- bei dem nach der Öffnung des Kontaktloches (10) bis auf die
 Oberfläche der ersten leitenden Struktur (6) eine zweite leitende Barriereschicht abgeschieden wird,

12

- bei dem eine leitende Schicht abgeschieden wird,
- bei dem durch Strukturierung der leitenden Schicht und der zweiten leitenden Barriereschicht die zweite leitende Struktur (13) und eine darunter angeordnete zweite Diffusionsbargierestruktur (12) gebildet werden.
- 10. Verfahren nach einem der Ansprüche 6 bis 9,

- 10 bei dem die erste leitende Struktur (6) und/oder die zweite leitende Struktur (13) Kupfer, Silber, Gold, Platin oder Palladium enthalten,
- bei dem die Spacer (11') und/oder die erste Diffusionsbarrierestruktur (5) und/oder die zweite Diffusionsbarrierestruktur (12) Ta, TaN, Ti oder TiN enthalten,
 - bei dem die Diffusionsbarriereschicht (7) und/oder die Spacer (11') SiN oder SiON enthalten.

FIG 4





FIG 5



INTERNATIONAL SEARCH REPORT

treem - nai Application No
PCT/DE 99/02927

IPC 7	RICATION OF SUBJECT MATTER H01L23/522		
			,
	International Patent Classification (IPC) or to both national classification	ton and IPC	
B. FIELDS	SEARCHED currentation searched (classification system followed by classification	a manhala)	
IPC 7	HOIL	n symbols)	
2			
0	on searched other than minimum documentation to the extent that su	oh documents are included in the fields ass	arched
Documentati	OT SELICIES OF SELICIES HER HER HER GOOD IN SELECTION OF		
Electronic da	ata base consulted during the international search (name of data bas	e and, where practical, search terms used)	
0.000	ENTS CONSIDERED TO BE RELEVANT		
Category °	Citation of document, with indication, where appropriate, of the rele	want naceorics	Relevant to claim No.
Category	Citation of document, with a lucation, where appropriate, or the race	van passiger	
v	ED 0 700 770 A (TOVVO CUIDALIDA EL	ECTRIC	1-3,5-8,
X	EP 0 798 778 A (TOKYO SHIBAURA EL CO) 1 October 1997 (1997-10-01)	ECIRIC	1-3,5-8,
γ	page 8, column 13, line 32 -page	9. column	4,9
·	15, line 1; figures 1-5	1	·
	page 6, column 10, line 29 - line	33	
v	UC T 610 OF4 A (FRACER DAVID D. E.	TAL	1-3,5-8,
X	US 5 612 254 A (FRASER DAVID B E 18 March 1997 (1997—03—18)	1 AL)	1-3,5-8,
A	column 4, line 16 —column 8, line	67:	4.9
' `	figures 5-9		ŕ
			4.0
Υ	US 5 308 793 A (TAGUCHI MITSURU 3 May 1994 (1994-05-03)	EI AL)	4,9
	3 may 1994 (1994-05-03) column 9, line 7 - line 47; figur	es l	
	12,14A-14C		
	·		
ļ			
Furt	her documents are listed in the continuation of box C.	Patent family members are listed i	n annex.
° Special ca	tegories of cited documents:	(TT) Inter-descriptions multiplicate officer than inter-	metionel films data
"A" docum	ent defining the general state of the art which is not	"T" later document published after the inter or priority date and not in conflict with a cited to understand the principle or the	the application but
consid	lered to be of particular relevance	Invention	
"E" earlier		"X" document of particular relevance; the of cannot be considered novel or cannot	be considered to
which	ent which may throw doubts on priority claim(s) or is cited to establish the publication date of another	involve an inventive step when the doc "Y" document of particular relevance; the ci	
citatio	n or other special reason (as specified) ent referring to an oral disclosure, use, exhibition or	cannot be considered to involve an involve a	ventive step when the
other	means	ments, such combination being obviou in the art.	
	ent published prior to the international filling date but nan the priority date claimed	"&" document member of the same patent	amily
Date of the	actual completion of the international search	Date of mailing of the international sea	urch report
		a7 (a2 (a2a	
2	9 February 2000	07/03/2000	
Name and	mailing address of the ISA	Authorized officer	
	European Patent Office, P.B. 5818 Patentiaan 2 NL – 2280 HV Rijewijk		•
	Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax: (+31-70) 340-3016	Zeisler, P	

INTERNATIONAL SEARCH REPORT

information on patent family members

Intern. at Application No PCT/DE 99/02927

Patent document cited in search report		Publication date	Patent family member(s)		Publication date	
EP	0798778	Α	01-10-1997	JP	9260492 A	03-10-1997
				CN	1167338 A	10-12-1997
				US	5966634 A	12-10-1999
US	5612254	A	18-03-1997	GB	2268329 A,B	05-01-1994
				JP	6069353 A	11-03-1994
				SG	42982 A	17-10-1997
				US	5739579 A	14-04-1998
	33	,		US	5817572 A	06-10-1998
US	5308793	Α	03-05-1994	JP	5029254 A	05-02-1993

INTERNATIONALER RECHERCHENBERICHT

Intern nales Aktenzeichen PCT/DE 99/02927

A 1/1 A 9 9/5	THERUNG DES ANNELDUNGSGEGENSTANDES					
ÎPK 7	THERUNG DES ANMELDUNGSGEGENSTANDES H01L23/522	•	.			
Namb dos into	ernationalen Patentidasstfikation (IPK) oder nach der nationalen Klass	ifikation und der iPK	1			
	CHIERTE GEBIETE					
	er Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole	·)				
IPK 7	H01L		j			
Recherchier	te aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, sow	reit diese unter die recherchierten Gebiete fa	illen			
Während de	r internationalen Recherche konsultierte elektronische Datenbank (Na	me der Datenbank und evtl. verwendete St.	ichbegilffe)			
112110114						
		•				
C. ALS WE	SENTLICH ANGESEHENE UNTERLAGEN					
Kategorie®	Bezeichnung der Veröffentlichung, sowelt erforderlich unter Angabe	der in Betracht kommenden Telle	Betr. Anspruch Nr.			
X	EP 0 798 778 A (TOKYO SHIBAURA ELI	ECTRIC	1-3,5-8,			
	CO) 1. Oktober 1997 (1997-10-01)		10			
Υ	Seite 8, Spalte 13, Zeile 32 -Sei Spalte 15, Zeile 1; Abbildungen 1	te 9,	4,9			
	Seite 6, Spalte 10, Zeile 29 - Zei	ile 33				
		1				
X	US 5 612 254 A (FRASER DAVID B E	T AL)	1-3,5-8,			
	18. März 1997 (1997-03-18)	3 . 67	10			
Α	Spalte 4, Zeile 16 -Spalte 8, Zei	le b/;	4,9			
	Abbildungen 5-9					
Ιγ	US 5 308 793 A (TAGUCHI MITSURU	ET AL)	4,9			
	3. Mai 1994 (1994-05-03)					
	Spalte 9, Zeile 7 - Zeile 47; Abb	ildungen				
	12,14A-14C					
İ						
	tere Veröffentlichungen sind der Fortsetzung von Feld C zu nehmen	X Siehe Anhang Patentfamille				
		T" Spätere Veröffentlichung, die nach dem	nternationalen Anmeldedatum			
"A" Veröffe	entlichung, die den allgemeinen Stand der Technik definiert, nicht als besonders bedeutsam anzusehen ist	oder dem Prioritätsdatum veröffentlicht Anmeldung nicht kollidiert, sondem nur	zum Verständinis des der			
"E" älteres	Dokument, das jedoch erst am oder nach dem internationalen	Erfindung zugrundellegenden Prinzips o Theorie angegeben ist				
"L" Veröffe	Anmeldedatum veröffentlicht worden ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zwelfelhaft er- kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf					
schelt ander	nen zu lassen, oder durch die das Veröffentlichungsdatum einer en im Recherchenbericht genannten Veröffentlichung belegt werden	erfinderlacher Tätigkeit beruhend betrac "Y" Veröffentlichung von besonderer Bedeut	chtet werden Ling: die beanspruchte Erfindung			
\$ SOE O	der die aus einem anderen besonderen Grund angegeben ist (wie stührt)	kann nicht als auf erfinderlacher Tätigke werden, wenn die Veröffentlichung mit e	elt beruhend betrachtet elner oder mehreren anderen			
elne 6	entiichung, die sich auf eine mündliche Offenbarung, Benutzung, eine Ausstellung oder andere Maßnahmen bezieht	Veröffentlichungen dieser Kategorie in V diese Verbindung für einen Fachmann	Verbindung gebracht wird und naheilegend ist			
"P" Veröffe dem i	entlichung, die vor dem internationalen Anmeldedatum, aber nach beenspruchten Prioritätsdatum veröffentlicht worden ist	"&" Veröffentlichung, die Mitglied derseiben	Patentfamille lst			
	Abschlusses der internationalen Recherche	Absendedatum des Internationalen Rec	herchenberichts			
<u> </u>		07/00/0000				
2	29. Februar 2000	07/03/2000				
Name und	Postanschrift der Internationalen Recherchenbehörde	Bevolimächtigter Bediensteter				
	Europäisches Patentamt, P.B. 5818 Patentiaan 2 Ni. – 2280 HV Rijewijk	•				
	Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Fax: (+31-70) 340-3016					

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Interna alee Aktenzeichen
PCT/DE 99/02927

Im Recherchenbericht Ingeführtes Patentdokument		Datum der V röffentlichung	Mitglied(r) der Patentiamilie		Datum der Veröffentlichung	
EP 0798778		A	01-10-1997	JP 9260492 A		03-10-1997
				CN	1167338 A	10-12-1997
				US	5966634 A	12-10-1999
us !	5612254	Α	18-03-1997	GB	2268329 A,B	05-01-1994
		••	•••	JP	6069353 A	11-03-1994
				SG	42982 A	17-10-1997
				ÜS	5739579 A	14-04-1998
	To the state of th	»		US	5817572 A	06-10-1998
US!	 5308793	A	03-05-1994	JP	5029254 A	05-02-1993